Eileen 9月4日，华为半导体业务负责人何庭波在中国科学院科技论文预发布平台ChinaXiv发表论文《Huawei’s τ Chip Was Supposed to Melt?》，进一步解释“韬定律”及LogicFolding技术原理。今年5月，华为发布“韬定律”，尝试为后摩尔时代的半导体演进寻找新路径。这篇论文重点回应了堆叠芯片“高密度必然高发热”的行业质疑。
何庭波认为，芯片的能耗不只来自晶体管计算，也来自数据在内部的长距离移动。她在文中以通勤作比：上班族一天消耗的能量不只是办公时间，通勤同样耗能。典型智能手机负载中动态功耗约占总功耗九成，其中就包括信号在金属连线中的传输损耗。过去把注意力放在计算本身，低估了数据移动的成本。
LogicFolding的做法是重构电路布局，让原本需要水平长距离传播的关键信号改为更短的垂直连接。论文给出数据：一些典型核心的连线长度缩短约20%，关键路径部分连线最长缩短70%；某个处理模块的时钟布线缩短28%，时钟缓冲器从约4.36万个减少到1.9万个。
论文还披露了麒麟2026的结果：晶体管密度从每平方毫米约1.55亿个提高到2.38亿个，上升约55%；在相同性能下，NPU功耗下降66%，GPU下降58%，CPU性能核心下降41%。NPU在相同29TOPS算力下，时钟频率降低63%，供电电压从0.85V降至0.55V。何庭波表示，这条定律未来十年的评判标准，不会是折叠堆叠的速度，而是运行时能耗有多低。
